

PAT-NO: JP404354160A  
DOCUMENT-IDENTIFIER: JP 04354160 A  
TITLE: CCD SOLID-STATE IMAGE SENSING DEVICE  
PUBN-DATE: December 8, 1992

INVENTOR-INFORMATION:

NAME  
HARADA, KOICHI

ASSIGNEE-INFORMATION:

|           |         |
|-----------|---------|
| NAME      | COUNTRY |
| SONY CORP | N/A     |

APPL-NO: JP03129604

APPL-DATE: May 31, 1991

INT-CL (IPC): H01L027/148, H01L021/339 , H01L029/796 ,  
H04N005/335

ABSTRACT:

PURPOSE: To remarkably increase the yield of a CCD solid-state image sensing device itself by reducing the fluctuation of the converting efficiency caused by the quality variation of floating diffusion.

CONSTITUTION: This CCD solid-state image sensing device is provided with an output section 1 which is constituted in such a way that signal charges transferred from a charge transferring section 2 are converted into voltages by means of an FDA (floating diffusion amplifier) 3 which is formed on the same substrate 8 and composed of a floating diffusion FD and output amplifier 5 and

the voltages are fetched as image sensing signals S. A shielding wiring layer 9 is formed between Al wiring 7 which electrically connects the floating diffusion FD with the output terminal  $\phi_{out}$  of the amplifier 5 and the substrate 8 and, at the same time, the output terminal  $\phi_{out}$  of the amplifier 5 is connected to the wiring layer 9 through an external feedback circuit 10 having a variable feedback amount  $\alpha$ ; and, by adjusting the feedback amount  $\alpha$  of the circuit 10, the equivalent capacity of the output section 1 is maintained at a fixed level.

COPYRIGHT: (C)1992,JPO&Japio

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平4-354160

(43) 公開日 平成4年(1992)12月8日

(51) Int.Cl.<sup>5</sup>  
H 01 L 27/148  
21/339  
29/796

識別記号

府内整理番号

F I

技術表示箇所

8223-4M H 01 L 27/14 B  
8223-4M 29/76 301 C

審査請求 未請求 請求項の数2(全6頁) 最終頁に続く

(21) 出願番号 特願平3-129604

(22) 出願日 平成3年(1991)5月31日

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 原田 耕一

東京都品川区北品川6丁目7番35号 ソニ  
ー株式会社内


(74) 代理人 弁理士 松隈 秀盛

(54) 【発明の名称】 CCD固体撮像装置

(57) 【要約】

【目的】 フローティング・ディフュージョンの製造上  
のばらつきに起因する変換効率のばらつきを低減させ  
て、CCD固体撮像装置自体の歩留りを大幅に向上させ  
る。

【構成】 電荷転送部2から転送された信号電荷を同一  
基板8上に形成されたフローティング・ディフュージョ  
ンFDと出力アンプ5からなるFDA(フローティング  
・ディフュージョン・アンプ)3にて電圧変換し撮像信  
号Sとして取り出すようにした出力部1を有するCCD  
固体撮像装置において、フローティング・ディフュージ  
ョンFDと出力アンプ5の出力端子φoutとを電気的  
に接続するA1配線7と基板との間にシールド用の配線  
層9を形成すると共に、出力アンプ5の出力端子φou  
tと配線層9とを帰還量αが可変とされた外付けの帰  
還回路10を介して接続し、帰還回路10の帰還量αの調  
節により、出力部1の等価容量を一定に保持させる。



1

## 【特許請求の範囲】

【請求項1】 電荷転送部から転送された信号電荷を同一基板上に形成されたフローティング・ディフェュージョンと出力アンプからなるフローティング・ディフェュージョン・アンプにて電圧変換し撮像信号として取り出すようにした出力部を有するCCD固体撮像装置において、上記フローティング・ディフェュージョンと上記出力アンプとを電気的に接続する配線と上記基板間にシールド用の配線層が形成されると共に、上記フローティング・ディフェュージョン・アンプの出力側と上記配線層とが所要の帰還量にて接続されて上記出力部の等価容量が一定に保持されていることを特徴とするCCD固体撮像装置。

【請求項2】 上記フローティング・ディフェュージョン・アンプの出力側と上記配線層とが、帰還量が可変とされた外付けの帰還回路を介して接続され、上記帰還量の調節により、上記出力部の等価容量が一定に保持されていることを特徴とする請求項1記載のCCD固体撮像装置。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】 本発明は、CCD固体撮像装置、特にCCDで構成された電荷転送部からの信号電荷を出力電圧に変換する所謂フローティング・ディフェュージョン・アンプを有するCCD固体撮像装置に関する。

## 【0002】

【従来の技術】 従来のCCD固体撮像装置、特にその出力部は、図6に示すように、CCDで構成された電荷転送部21の次段に、出力ゲートOGを隔ててフローティング・ディフェュージョンFD、リセットゲートRG及びドレイン領域Dからなる放電用素子22と、更にこの放電用素子22の後段に出力素子Q<sub>1</sub>と負荷抵抗素子Q<sub>2</sub>からなる出力アンプ23を具備して構成されている。

【0003】 そして、上記電荷転送部21のうち、最終段の転送電極TG下から転送される信号電荷を一旦フローティング・ディフェュージョンFDに蓄積し、その蓄積電荷に基づく電圧変化を後段の出力アンプ23に供給することにより、出力アンプ23の出力端子φoutから出力電圧(撮像信号)Sとして取り出す。

【0004】 出力アンプ23の出力端子φoutから撮像信号Sを取り出した後は、リセットゲートRGにリセットバルスPrを供給してフローティング・ディフェュージョンFDを初期電圧Vddにリセットし、フローティング・ディフェュージョンFDに蓄積されていた電荷をドレイン領域D側に掃き出す。

## 【0005】

【発明が解決しようとする課題】 ところで、CCD固体撮像装置においては、信号電荷の転送に寄与する電荷転送部21の微細化が進められている。しかし、この電荷転送部21の微細化に伴って転送電荷量が減り、出力部での電圧変換効率が劣化するという問題が生じてきて

10

2

る。この電圧変換効率の劣化は感度の劣化につながる。そこで、感度の向上を図る方法として、従来から出力部の等価容量を減らすことが知られている。現在、フローティング・ディフェュージョンFDのパターンを小さくすることにより、出力部の等価容量を減らすようしている。例えば2/3インチ200万画素CCD固体撮像装置においては、変換効率として25~30μV/e<sup>-</sup>が必要であり、そのため出力部の等価容量として4~5fF程度に小さくしなければならない。

20

【0006】 ところが、フローティング・ディフェュージョンFDのパターンをばらつき線幅が±0.1μmのフォトリソグラフィで形成した場合、10μmのパターンに対しては1%のばらつきで済むが、1μmのパターンでは10%ものばらつきが生じる。このように、製造上のばらつきに起因して変換効率のばらつきも±1.5~2.0%となる。水平レジスタを2本使用するCCD固体撮像装置においては、更に相対的なばらつきが大きな問題となってくる。例えば製品スペックとして変換効率の下限を25μV/e<sup>-</sup>に規定したとすると、変換効率の最大値は35μV/e<sup>-</sup>にもなり、変換効率の大きい製品は出力アンプのダイナミックレンジ不足のため不良になる。

20

【0007】 例えば、出力電圧Sに対応する製品(CCD固体撮像装置)の確率分布をみると、図7で模式的に示すように、出力アンプ23のダイナミックレンジが1~1.5Vとすると、全般的に変換効率が小さい製品の確率分布を示した図7Aの例では、1V未満の出力電圧を出力する製品が不良となる。また、上記のように製造上のばらつきを考慮にいれないで単に変換効率を上げた場合、図7Bに示すように、確かに全製品の出力電圧は上がるが、出力アンプ23のダイナミックレンジ1.5V以上の出力電圧を出力する製品については、過大出力によるひずみが生じ、やはり不良となる。

30

【0008】 現在、フローティング・ディフェュージョンFDの形成におけるマスク合わせ精度や線幅ばらつきの改善による上記変換効率のばらつきに対する対策は限界にきており、また、検査工程における選別(不良品を外す)は、大幅な歩留りの低下をもたらすという不都合がある。

40

【0009】 本発明は、このような課題に鑑み成されたもので、その目的とするところは、フローティング・ディフェュージョンの製造上のばらつきに起因する変換効率のばらつきを低減でき、製品の歩留りを大幅に向上させることができるCCD固体撮像装置を提供することにある。

40

## 【0010】

【課題を解決するための手段】 本発明は、電荷転送部2から転送された信号電荷を同一基板8上に形成されたフローティング・ディフェュージョンFDと出力アンプ5からなるFDA(フローティング・ディフェュージョン・ア

ンプ) 3 にて電圧変換し撮像信号 S として取り出すようにした出力部 1 を有する CCD 固体撮像装置において、上記フローティング・ディフュージョン FD と上記出力アンプ 5 とを電気的に接続する配線 7 と上記基板 8 との間にシールド用の配線層 9 を形成すると共に、上記 FD A 3 の出力側と上記配線層 9 とを所要の帰還量  $\alpha$  にて接続して上記出力部 1 の等価容量  $C_1$  を一定に保持して構成する。特に、帰還量  $\alpha$  が可変とされた外付けの帰還回路 10 を介して FDA 3 の出力側と上記配線層 9 とを接続し、帰還回路 10 の帰還量  $\alpha$  の調節により、上記出力部 1 の等価容量  $C_1$  を一定に保持させて構成する。

## 【0011】

【作用】上述の本発明の構成によれば、フローティング・ディフュージョン FD と出力アンプ 5 とを電気的に接続する配線 7 と基板 8 との間にシールド用の配線層 9 を形成すると共に、FDA 3 の出力側と配線層 9 とを帰還量  $\alpha$  が可変とされた外付けの帰還回路 10 を介して接続し、帰還回路 10 の帰還量  $\alpha$  の調節により、出力部 1 の等価容量  $C_1$  を一定に保持させるようにしたので、フローティング・ディフュージョン FD の形成に伴なう製造上のばらつきによってフローティング・ディフュージョン FD の容量  $C_{FD}$  がばらついても、出力部 1 全体の等価容量  $C_1$  が一定となるため、出力部 1 における電荷・電圧変換の効率のばらつきを低減することができる。

【0012】即ち、フローティング・ディフュージョン FD の容量  $C_{FD}$  が製造上のばらつきによりばらついても、上記帰還量  $\alpha$  を調節することにより、A 1 配線 7 と基板 8 間の見かけ上の容量  $C_1$  を変化させて出力部 1 全体の等価容量  $C_1$  を一定にすることができる。このことから、上記製造上のばらつきを打ち消すことができ、その結果、変換効率のばらつきを低減することができる。従って、出力部 1 からの出力電圧 S を出力アンプ 5 のダイナミックレンジ内におさめることができ、CCD 固体撮像装置自体の歩留りを向上させることができる。

## 【0013】

【実施例】以下、図 1～図 5 を参照しながら本発明の実施例を説明する。図 1 は、本実施例に係る CCD 固体撮像装置の特にその出力部 1 の構成を概略的に示す平面図であり、図 2 はその等価回路図である。また、図 3 は図 1 の A-A 線上の断面図、図 4 は図 1 の B-B 線上の断面図である。

【0014】この CCD 固体撮像装置の出力部 1 は、CCD で構成された電荷転送部（図示の例では水平レジスタ）2 からの信号電荷を出力電圧に変換する所謂 FDA (フローティング・ディフュージョン・アンプ) 3 を有する。即ち、電荷転送部 2 の次段に、出力ゲート OG を隔ててフローティング・ディフュージョン FD、リセットゲート RG 及びドレイン領域 D からなる放電用素子 4 を有し、更にこの放電用素子 4 の次段に少なくとも出力

素子  $Q_1$  及び負荷抵抗素子  $Q_2$  からなるソースフォロア回路にて構成された出力アンプ 5 を具備して構成されている。上記出力素子  $Q_1$  及び負荷抵抗素子  $Q_2$  は、例えば MOSFET (MOS 型電界効果トランジスタ) で構成される。

【0015】電荷転送部 2 は、図 3 に示すように、例えば各転送電極 TG に互いに逆相である 2 相のクロックパルス  $\phi_1$  及び  $\phi_2$  が印加されることによって、受光部もしくは垂直レジスタからの信号電荷を順次出力部 1 側に転送する。

【0016】そして、上記電荷転送部 2 のうち、最終段の転送電極 TG から転送される信号電荷を一旦フローティング・ディフュージョン FD に蓄積し、その蓄積電荷に基づく電圧変化を入力電圧  $V_{in}$  として後段の出力アンプ 5 に供給することにより、図 1 に示すように、出力アンプ 5 の出力端子  $\phi_{out}$  から出力電圧 S として取り出す。出力端子  $\phi_{out}$  から出力電圧 S を取り出した後は、リセットゲート RG にリセットパルス  $P_r$  を供給することにより、フローティング・ディフュージョン FD を初期電圧  $V_{dd}$  にリセットし、フローティング・ディフュージョン FD に蓄積されていた信号電荷をドレイン領域 D 側に掃き出す。

【0017】しかして、本例においては、図 4 に示すように、フローティング・ディフュージョン FD と出力アンプ 5 内における出力素子  $Q_1$  のゲート電極 6 とを電気的に接続する A 1 配線 7 と基板 8 間に例えば多結晶シリコン層からなるシールド用の配線層 9 を形成し、更に図 1 に示すように、この配線層 9 から外部端子  $\phi_e$  を引き出して、外付けの帰還回路 10 に接続すると共に、この帰還回路 10 と出力アンプ 5 の出力端子  $\phi_{out}$  とを接続する。即ち、上記シールド用の配線層 9 と上記出力端子  $\phi_{out}$  とを外付けの帰還回路 10 を介して接続する。この帰還回路 10 は、既知の手段、例えば抵抗分割等によりその帰還量  $\alpha$  が可変とされている。

【0018】上記配線層 9 は、電荷転送部 2 の転送電極 TG や放電用素子 4 の各ゲート電極 OG, RG あるいは出力アンプ 5 を構成する素子  $Q_1$  及び  $Q_2$  の各ゲート電極と共に、同時に形成することができる。尚、図 4 において、1 1 及び 1 2 は、例えば  $S_1 O_2$  等からなる絶縁膜である。

【0019】ここで、出力部 1 の等価容量  $C_1$  をみると、この等価容量  $C_1$  は、フローティング・ディフュージョン FD と基板 8 間の容量  $C_{FD}$ 、A 1 配線 7 と基板 8 間の容量  $C_A$  及び出力アンプ 5 の容量  $C_A$  の和となる（式参考）。

$$C_1 = C_{FD} + C_A + C_A$$

【0020】今、帰還回路 10 の帰還量  $\alpha$  を 1 とすると、出力アンプ 5 の出力端子  $\phi_{out}$  における信号波形と帰還回路 10 に接続された配線層 9 の外部端子  $\phi_e$  における信号波形は一致する。これは、配線層 9 と出力ア

ンプ5の出力端子 $\phi_e$ とが直接接続されたことと等価になる。このときのA1配線7と基板8間の容量、即ち配線容量 $C_L$ は、配線層9によってシールドされ、結果的にA1配線7と配線層9間の容量になる。

【0021】また、図5に示すように、A1配線上の信号波形(波形①)と配線層上の信号波形(波形②)は、基準電圧が夫々 $V_{dd}$ と $V_o$ と異なるだけで、その波形そのものは同じである。そのため、出力アンプ5のゲインを $g$ とすると、A1配線7と配線層9間の容量は、見\*

$$\eta = \frac{C_{L0}}{C_{L0} + C_L (1 - \alpha g) + C_o} \times 10^4 (\mu V/e^-)$$

【0023】のことから、帰還回路の帰還量 $\alpha$ を外部から適宜調節することにより、出力部1の等価容量 $C_r$ を一定に保持することができると共に、出力部1の変換効率 $\eta$ を制御することができる。即ち、図2に示すように、配線容量 $C_L$ が、見かけ上、可変容量を構成し、この可変容量の容量値を帰還回路10の帰還量 $\alpha$ を調節することにより出力部1の等価容量 $C_r$ を一定にすることが可能となる。

【0024】上述のように、本例によれば、フローティング・ディフュージョンFDと出力アンプ5の出力端子 $\phi_{out}$ とを電気的に接続するA1配線7と基板8との間にシールド用の配線層9を形成すると共に、出力アンプ5の出力端子 $\phi_{out}$ と配線層9とを帰還量 $\alpha$ が可変とされた外付けの帰還回路10を介して接続し、帰還回路10の帰還量 $\alpha$ の調節により、出力部1の等価容量 $C_r$ を一定に保持させるようにしたので、フローティング・ディフュージョンFDの形成に伴なう製造上のばらつきによってフローティング・ディフュージョンFDの容量 $C_{Fd}$ がばらついても、出力部1全体の等価容量 $C_r$ が一定となるため、出力部1における電荷・電圧変換の効率のばらつきを低減させることができる。

【0025】即ち、フローティング・ディフュージョンFDの容量 $C_{Fd}$ が製造上のばらつきによりばらついても、上記帰還量 $\alpha$ を調節することにより、A1配線7と基板8間の見かけ上の容量 $C_L$ を変化させて出力部1全体の等価容量 $C_r$ を一定にすることができます。このことから、上記製造上のばらつきを打ち消すことができ、その結果、変換効率のばらつきを低減することができる。従って、出力部1からの出力電圧 $S$ を出力アンプ5のダ

20  
30

イナミックレンジ内におさめることができなり、CCD固体撮像装置自体の歩留りを向上させることができます。【0026】また、出力部1の変換効率のばらつきが小さくなることから、出力アンプ5の後段に接続される外付け回路、例えば出力バッファやサンプリング・ホールド回路並びにCDS(相関2重サンプリング)回路等の設計が容易になる。また、2本の水平レジスタが設けられるCCD固体撮像装置における各水平レジスタ間の相対ゲインの補正も行うことができる。また、変換効率の

50

\*かけ上、A1配線7と基板8間の容量 $C_L$ の $(1-g)$ 倍となる。ここで、帰還量 $\alpha$ を含めた場合、実際には、容量 $C_L$ の $(1-\alpha g)$ 倍となる。

【0022】従って、本例に係る出力部1の等価容量 $C_r$ は、次式で表される。

$$C_r = C_{Fd} + C_L (1 - \alpha g) + C_o$$

これにより、出力部1の変換効率 $\eta$ は、以下の式で表される。

【数1】

ばらつきを低減化できることから、出力アンプ5のダイナミックレンジのマージンを小さく設定でき、その分、出力アンプ5の微細化が可能となる。このことにより、更に変換効率を向上させることができ、感度の向上を実現させることができる。

【0027】上記実施例では、シールド用の配線層9と出力アンプ5の出力端子 $\phi_{out}$ 間に帰還量 $\alpha$ が可変とされた帰還回路10を接続するようにしたが、その他、上記配線層9と上記出力端子 $\phi_{out}$ とを直接接続し、出力アンプ5に対して外付けのAGC(自動利得制御回路)により出力電圧 $S$ のゲインを変化させて、出力部1の等価容量を一定に保持させるようにしてもよい。

【0028】

【発明の効果】本発明に係るCCD固体撮像装置によれば、フローティング・ディフュージョンの製造上のばらつきに起因する変換効率のばらつきを低減でき、CCD固体撮像装置自体の歩留りを大幅に向上させることができる。

【図面の簡単な説明】

【図1】本実施例に係るCCD固体撮像装置の出力部の構成を概略的に示す平面図。

【図2】本実施例に係るCCD固体撮像装置の出力部を示す等価回路図。

【図3】図1におけるA-A線上的断面図。

【図4】図1におけるB-B線上的断面図。

【図5】本実施例に係るA1配線上の信号波形とシールド用配線層上の信号波形を示す波形図。

【図6】従来例に係るCCD固体撮像装置の出力部を示す構成図。

【図7】出力電圧に対応する製品(CCD固体撮像装置)の確率分布を示す特性図。

【符号の説明】

- 1 出力部
- 2 電荷転送部
- 3 FDA
- 4 放電用素子
- 5 出力アンプ
- 7 A1配線
- 8 基板


7

8

- 9 シールド用配線層  
 10 帰還回路  
 OG 出力ゲート  
 FD フローティング・ディフュージョン


- RG リセットゲート  
 D ドレイン領域  
 Q<sub>1</sub> 出力素子  
 Q<sub>2</sub> 負荷抵抗素子

【図1】



本実施例の出力部を示す概略平面図

【図2】



本実施例の出力部を示す等価回路図

【図3】




図1におけるA-A線上の断面図

【図4】






図1におけるB-B線上の断面図

【図5】




AL配線上の信号波形と配線層上の信号波形を示す波形図

【図6】



従来例の出力部を示す構成図

【図7】




---

フロントページの続き

(51) Int.CI.<sup>5</sup>

H 0 4 N 5/335

識別記号 庁内整理番号

Z 8838-5C

F I

技術表示箇所